



PONTIFÍCIA UNIVERSIDADE CATÓLICA DE GOIÁS
PRÓ-REITORIA DE GRADUAÇÃO
ESCOLA DE CIÊNCIAS EXATAS E DE COMPUTAÇÃO

PLANO DE ENSINO

Disciplina: CMP 1090 - SISTEMAS DIGITAIS PARA COMPUTAÇÃO

Curso: Engenharia de Computação/Ciência da Computação

Professor/Responsável: Lucília Gomes Ribeiro

Nº de Créditos: 06

Carga Horária: 90 Horas/Aula

Turmas: A03/2 LAB (QUA 09:00);

1. EMENTA

Estudo dos sistemas digitais, álgebra booleana, portas lógicas, circuitos combinacionais, circuitos aritméticos, circuitos sequenciais, memórias e dispositivos lógicos programáveis.

2. OBJETIVOS

2.1. OBJETIVOS GERAIS

Conhecer os conceitos de lógica digital e circuitos digitais para capacitação em análise e desenvolvimento de projetos de sistemas digitais para computação.

2.2. OBJETIVOS ESPECÍFICOS

- Conhecer as técnicas de projeto e construção de circuitos digitais combinacionais e sequenciais.
- Capacitar-se na análise de circuitos lógicos de maneira a proporcionar uma visão interna dos circuitos que compõe um computador.
- Conhecer os tipos de memória e dispositivos lógicos programáveis atuais para desenvolvimento de sistemas digitais.

3. CONTEÚDO PROGRAMÁTICO

1. Introdução

Conceitos básicos; Comportamentos Analógico e Digital;

2. Álgebra booleana e Circuitos lógicos

Tabela Verdade; Blocos lógicos básicos (AND, OR e NOT); Combinações de portas; Implementação de circuitos a partir de expressões lógicas; Postulados; Teoremas de DeMorgan; Funções NAND e NOR; Simplificação algébrica; Mapas de Karnaugh e Técnica de projetos de circuitos lógicos;

3. Circuitos combinacionais

Funções XOR e XNOR, Sistemas de numeração e códigos, circuitos codificadores e decodificadores, circuitos aritméticos (Representação de números com sinais, Operações aritméticas digitais: BCD e Complemento a 2, Somador Completo, Somador Paralelo), circuitos Multiplexadores e Demultiplexadores, aplicações;

4. Circuitos sequenciais

Latches e Flip-Flops e suas aplicações; Contadores síncronos e assíncronos; Projeto de circuitos sequenciais; Registradores; Transferência série e paralela entre registradores;

5. Circuitos de memória

Definições; Conexão entre memória, processador: Barramento;

6. Dispositivos Lógicos Programáveis

Conceitos; Arranjos Lógicos Programáveis: PAL, PLA; Outros dispositivos: CPLD, FPGA.

4. METODOLOGIA

- Aulas expositivas;
- Aulas práticas em laboratório;
- Resolução de exercícios;
- Implementação física de projetos em laboratório;
- Simulação de aulas de preleção e de laboratório usando software livre de simulação.

5. AVALIAÇÃO

A média final, MF, da disciplina será resultante da média ponderada de dois conjuntos de notas, N1 e N2, conforme a expressão: $MF = 0,4*N1 + 0,6*N2$, sendo que tanto N1 quanto N2 serão compostos por no mínimo duas avaliações referentes às aulas teóricas (PRE) e uma nota proveniente de avaliação contínua de atividades em laboratório (LAB).

As notas N1 e N2 resultantes serão dadas, respectivamente, pelas expressões:

$$N1 = 0,35*LAB + 0,65*PRE$$

$$N2 = AI + 0,9*(0,35*LAB + 0,65*PRE)$$

Onde AI é a nota obtida na Avaliação Interdisciplinar.

As notas PRE de N1 e N2 terão valor de 0 a 10,0 abrangendo os conteúdos especificados no item CRONOGRAMA. Podendo a participação do aluno na realização de exercícios em aula serem obtidos pontos extras em cada avaliação.

As notas LAB de N1 e N2 terão valor de 0 a 10,0 são provenientes de avaliação contínua de atividades em laboratório e são calculadas da seguinte forma:

- Todas as aulas de laboratório são avaliativas e organizadas de forma a permitir a implementação de etapas de um projeto completo de laboratório ao final do semestre. Cada aula terá um Relatório. Os RELATÓRIOS são INDIVIDUAIS com o valor máximo de 8,0 pontos.
- A participação do aluno na realização dos experimentos no laboratório corresponderá à nota máxima de 2,0 pontos. Não haverá reposição de práticas de laboratório. Os alunos que faltarem à determinada prática de laboratório terão automaticamente nota zero na participação naquela prática. Sendo que:
 - Nota N1 LAB média das avaliações:
 - 1a N1 LAB: Experiências iniciais no laboratório (relatório e prática)
 - 2a N1 LAB: Projeto parcial do laboratório (relatório e prática referente às etapas completadas)
 - Nota N2 LAB média das avaliações:
 - 1a N2 LAB: Projeto parcial do laboratório (relatório e prática referente à etapa de teste do projeto com simulação REF AULA 9 LAB).

- 2a N2 LAB: Projeto final do laboratório (relatório e prática referente às outras etapas e conclusão do projeto)
- A frequência será computada em cada encontro através de chamada feita durante as aulas e de Atividades Externas da Disciplina – AED.
- Será considerado aprovado na disciplina o aluno que obtiver a frequência mínima de 75% e Média Final igual ou superior a 6,0 (seis).

6. BIBLIOGRAFIA BÁSICA

- BIGNELL, James; DONOVAN, Robert (Sec.). **Eletrônica digital**. São Paulo: Cengage Learning, 2010.
- IDOETA, Ivan V.; CAPUANO, Francisco G. **Elementos de eletrônica digital**. 41. ed. São Paulo: Érica, 2012.
- TOCCI, Ronald J.; WIDMER, Neal S. **Sistemas digitais: princípios e aplicações**. 11. ed. Rio de Janeiro: Pearson Prentice Hall, 2011. T

7. BIBLIOGRAFIA COMPLEMENTAR

- DIAS, Morgado. **Sistemas digitais: princípios e prática**. 2. ed., rev. Lisboa: FCA, 2011.
- GARCIA, Paulo Alves; MARTINI, José Sidnei Colombo. **Eletrônica digital: teoria e laboratório**. 2. ed. São Paulo: Érica, c2006.
- MALVINO, Albert. P.; LEACH, Donald P. **Eletrônica digital: princípios e aplicações**. 4. ed. São Paulo: Makron Books, 2005.
- MENDONÇA, Alexandre; ZELENOVSKY, Ricardo. **Eletrônica digital: curso prático e exercícios**. 2. ed. Rio de Janeiro: MZ, 2007.
- VAHID, Frank. **Sistemas digitais: projeto, otimização e HDLs**. Porto Alegre: Bookman, 2008.

8. ATIVIDADES EXTERNAS DA DISCIPLINA

1ª AED – PRELEÇÃO – 2019/1

OBJETIVO:

Projetar um CI (Circuito Integrado) com a função de Decodificador BCD - Decimal Codificado em Binário – (usar como referência o CI 7448 ou 7447) para utilizar com um display de 7 segmentos.

DESCRIÇÃO:

O trabalho deverá contemplar (nessa seqüência):

1. Identificação (capa)
2. Nome da escola e do curso;
3. Nome da disciplina e da turma;
4. Nome do aluno;
5. Nome do trabalho (assunto).
6. Introdução;
7. Objetivos;
8. Desenvolvimento, conforme especificado no modelo do anexo 1;
9. Conclusões.
10. Referências bibliográficas.

No anexo 1: arquivo AED/PRE, disponibilizado no site do professor.

As Tabelas Verdades mostrando as combinações das entradas que mostrarão os números em um display de 7 segmentos (LEDs) conforme especificado no anexo 1.

As simplificações, mostrando os agrupamentos, e as expressões simplificadas.

A nova Tabela Verdade para o projeto do Decodificador BCD, mostrando as saídas definitivas (substituindo os “x” por 0 ou 1 encontrado nas simplificações) e o respectivo caractere quer seja um numero ou não que aparece no display para todas as combinações das entradas.

CONDIÇÕES GERAIS DE REGISTRO E AVALIAÇÃO:

O trabalho dever ser impresso e o anexo 1 preenchido, de preferência com caneta azul.

Valor: 2,0 pontos na nota da 1ª aval N1.

Presenças: 02 duas presenças nas aulas de preleção no mês ___/201__.

Data de entrega: ___/___/201__.

O aluno que apresentar o trabalho correto em um software de simulação terá mais 0,5 ponto na 1ª avaliação de N1.

BIBLIOGRAFIA DE CONSULTA (Todos os livros da Bibliografia Básica e Complementar da Disciplina)

- TOCCI, Ronald J.; WIDMER, Neal S. Sistemas digitais: princípios e aplicações. 11. ed. Rio de Janeiro: Pearson Prentice Hall, 2011.

2ª AED – PRELEÇÃO – 2019/1

OBJETIVO:

Compreender o funcionamento de CI's Multiplexadores, Demultiplexadores, Contadores, Registradores, etc, interligando pontos de monitoração (interruptores, sensores, etc) com um painel de supervisão e controle, usando conceitos apreendidos em sala de aula em uma situação bastante provável de acontecer em uma planta industrial. Um dos ganhos é a otimização de recursos.

Adaptado do Exemplo 9.11, Figura 9.31 de TOCCI, Ronald J.; WIDMER, Neal S. **Sistemas digitais:** princípios e aplicações. 10. ed. Rio de Janeiro: Pearson Prentice Hall, 2007.

DESCRIÇÃO:

Considere o caso de um sistema de monitoração de segurança de uma planta industrial em que o estado aberto ou fechado de várias portas e de uma caldeira deve ser monitorado. Cada porta controla o estado de chave, e é necessário mostrar o estado de cada chave por meio de LEDs que estão montados em um painel remoto de monitoração na sala dos seguranças. A condição de operação da caldeira é monitorada por meio de sensores de pressão, temperatura e nível da água cujos estados também são mostrados no painel remoto de monitoração.

Um meio de fazer isso seria levar o sinal da chave de cada porta e os sensores para um LED no painel de monitoração. Isso exigiria a instalação de uma grande quantidade fios por através da fábrica por uma longa distância. Uma solução mais adequada, que reduziria a quantidade de fios para o painel de monitoração, usa uma combinação multiplexadores/demultiplexadores.

Diante dessas considerações deve-se projetar um sistema de monitoração de segurança para uma indústria, cujos itens a serem monitorados são os seguintes:

- O estado (aberto/fechado) de 8 portas sendo 7 de câmaras frigoríficas e 1 da sala de máquinas
- O estado de uma caldeira, monitorando sua pressão, temperatura e nível da água.

CONDIÇÕES GERAIS DO AMBIENTE:

Os sensores estão espalhados pela fábrica e deverão ser centralizados em um único ponto. Desse ponto até a sala de controle e monitoração existe um cabo blindado de 4 pares, que transportará as informações coletadas pelas chaves/sensores.

O protocolo de comunicação entre os sensores e o quadro de comando é de apenas um bit.

O painel de monitoração é composto de 16 LED's e um alarme sonoro para os alarmes da caldeira.

PROBLEMA:

1. Apresentar a solução em um diagrama de blocos (colocar a numeração dos pinos dos CI's).
2. Especificar todos os componentes (multiplex, demultiplex, contador, registrador, sensores, chaves, etc) bem como suas quantidades.
3. Descrever a operação do sistema.
4. Dar um exemplo usando um sensor descrevendo os estados (0 ou 1) ao longo do caminho, desde o sensor até o LED/sirene.
5. Usar um software de simulação (de sua escolha) para testar e apresentar.

CONDIÇÕES GERAIS DA SOLUÇÃO:

1. Usar o exemplo como modelo, expandido a capacidade supervisionada, podendo usar dois MUX 74151 e dois DEMUX 74138;
2. O contador manterá, em sincronismo, cada entrada com a respectiva saída, como por exemplo, caso as entradas de seleção estejam em 0000 então estarão selecionadas a entrada I_0 e a saída O_0 ;
3. Se uma porta for aberta (ou um sensor ativado), o LED correspondente estará aceso apenas durante o intervalo de tempo em que o contador estiver na contagem apropriada. Assim, o LED ficará piscando se a porta ou sensor estiver ativado. A taxa na SÁBI o LED pisca pode ser ajustada alterando-se a frequência do clock no contador.

CONDIÇÕES GERAIS DE REGISTRO E AVALIAÇÃO:

Grupos de até 04 alunos.

Entregar a parte escrita até __/__/2019.

Valor: até 3,0 pontos na 2N2 e 06 presenças em _____/2019.

O grupo que apresentar o trabalho correto em um software de simulação terá mais 0,5 ponto na 2N2.

A parte escrita deverá conter:

- Identificação (capa)
 - Nome da escola e do curso;
 - Nome da disciplina e da turma;
 - Nome do(s) alunos(s);
 - Nome do trabalho (assunto).
- Introdução;

- Objetivos;
- Desenvolvimento
- Conclusões;
- Referências bibliográficas.

CONDIÇÕES GERAIS DA SOLUÇÃO:

1. Poderá usar o exemplo como modelo, expandido a capacidade supervisionada, e usando dois MUX 74151 e dois DEMUX 74138;
2. O contador manterá, em sincronismo, cada entrada com a respectiva saída, como por exemplo, caso as entradas de seleção estejam em 0000 então estarão selecionadas a entrada I0 e a saída 00;
3. Se uma porta for aberta (ou um sensor ativado), o LED correspondente estará aceso apenas durante o intervalo de tempo em que o contador estiver na contagem apropriada. Assim, o LED ficará piscando se a porta ou sensor estiver ativado. A taxa na qual o LED pisca pode ser ajustada alterando-se a frequência do clock no contador.

BIBLIOGRAFIA DE CONSULTA (Todos os livros da Bibliografia Básica e Complementar da Disciplina)

TOCCI, Ronald J.; WIDMER, Neal S. Sistemas digitais: princípios e aplicações. 11. ed. Rio de Janeiro: Pearson Prentice Hall, 2011.

1ª AED – LABORATÓRIO – 2019/1

OBJETIVO:

Compreender o funcionamento de CI's (Circuitos Integrados) de uma ULA - UNIDADE ARITMÉTICA E LÓGICA, e uma UNIDADE OPERATIVA TIPO ACUMULADOR, para complementar o entendimento de circuitos executam diversas operações aritméticas tais como: soma, subtração, deslocamento de palavras, comparação de magnitude, geração de funções lógicas e outras, e compreender como uma sequência de operações é realizada usando acumuladores nos tipos mais simples de microprocessadores.

DESCRIÇÃO:

O trabalho deverá contemplar (nessa sequência):

1. Considerando um CI 74181 ULA – 4 bits: Descrição do seu funcionamento construindo uma tabela verdade com dois números de 4 bits para testar as diversas operações aritméticas tais como: soma, subtração, deslocamento de palavras, comparação de magnitude, geração de funções lógicas e outras.
2. Considerando um circuito Acumulador (CI 74181 ULA – 4 bits, e CI 74195 – Registrador estático -4 bits): Descrição do seu funcionamento construindo uma tabela verdade para planejar que valores devem ser colocados nas entradas para realizar uma determinada sequência de operações, e SÁBis são os resultados esperados nas saídas em cada ciclo de clock.

CONDIÇÕES GERAIS DE REGISTRO E AVALIAÇÃO:

- O trabalho é manuscrito, de preferência com caneta azul.
- Valor: até 2 pontos extras na 2ª avaliação N2 do laboratório.
- Presenças: 02 duas presenças nas aulas de laboratório no mês de Junho.
- Data de entrega: __/jun/2019.

- Utilizar o formato modelo do arquivo AED I LAB, disponibilizado no site da professora, contendo no mínimo:
- Identificação (capa)
 - Nome da escola e do curso;
 - Nome da disciplina e da turma;
 - Nome do aluno;
 - Nome do trabalho (assunto).
- Introdução;
- Objetivos;
- Desenvolvimento;
- Conclusões.
- Referências bibliográficas.

As aulas de laboratório servirão de orientação o roteiro das práticas, solicitadas. O estudo e análise destes circuitos complementa o entendimento de como funciona os circuitos nos computadores.

O relatório impresso e entregue no prazo valerá como 2 horas na pauta de frequência de junho e até 2 pontos extras na 2ª avaliação N2 do laboratório.

BIBLIOGRAFIA DE CONSULTA (Todos os livros da Bibliografia Básica e Complementar da Disciplina)

- TOCCI, Ronald J.; WIDMER, Neal S. Sistemas digitais: princípios e aplicações. 11. ed. Rio de Janeiro: Pearson Prentice Hall, 2011..

9. CRONOGRAMA

Nº	Data	Dia	Tipo	Tópico
1	30/jan	QUA	PRE	Calourada
2	31/jan	QUI	PRE	Calourada
3	04/fev	SEG	PRE	Apresentação da disciplina e divulgação do plano de ensino. Conceitos Básicos; Comportamento Analógico e Digital; Sinais Elétricos; Formas de Onda; Representação de quantidades físicas: Analógica e Digital; Sistemas Analógico e Digital: vantagens/limitações; Sistemas numéricos (decimal e binário); Circuitos Lógicos; Estados estáveis e instáveis.
4	06/fev	QUA	LAB	Apresentação das regras de avaliação da parte prática; diagrama de blocos do projeto final; Normas do laboratório
5	07/fev	QUI	PRE	Proposições e conectivos lógicos; Constantes e variáveis booleanas; Tabela verdade; Portas lógicas fundamentais: Blocos Lógicos Básicos AND, OR, e NOT; Funções NAND e NOR; Diagramas de tempo.
6	11/fev	SEG	PRE	Combinações de portas; Implementação de circuitos a partir de expressões lógicas; Postulados; Relação entre o circuito e a expressão lógica, Levantamento da tabela a partir do circuito/expressão; Postulados da Álgebra booleana.

7	13/fev	QUA	LAB	Familiarização com equipamento de experiências: recursos principais; Normas básicas de segurança e Procedimentos para o Início de Experiências; Conhecer e testar as Portas Lógicas Básicas; CI's 7404, 7408, 7432, 7400 e 7402.
8	14/fev	QUI	PRE	Simplificação Algébrica; Teoremas de DeMorgan; Teoremas triviais: consequências; Propriedades algébricas; Complemento de expressão lógica;
9	18/fev	SEG	PRE	Uniformização de expressões NAND; Uniformização de expressões NOR; Uniformização em portas NAND/NOR de apenas duas entradas. Teoremas de Simplificação de expressões algébricas: Redução, Redundância e Termo Fantasma. Exercícios
10	20/fev	QUA	LAB	Implementação de circuitos com as Portas Lógicas Básicas; CI's 7408 e 7432; Determinação da função de circuito obtendo sua expressão lógica e tabela verdade.
11	21/fev	QUI	PRE	Uniformização de expressões NAND; Uniformização de expressões NOR; Uniformização em portas NAND/NOR de apenas duas entradas. Teoremas de Simplificação de expressões algébricas: Redução, Redundância e Termo Fantasma. Exercícios
12	25/fev	SEG	PRE	Simplificação Algébrica: Forma de Soma de Produtos; Fórmula de interpolação (obtenção da expressão a partir da Tabela); Projeto de circuitos combinacionais
13	27/fev	QUA	LAB	montagem/teste Portas Lógicas NAND; Relações de equivalência; Obtenção da expressão a partir do circuito e montagem do circuito. Portas Lógicas NOR ; De Morgan; Obtenção da expressão a partir da Tabela e montagem do circuito
14	28/fev	QUI	PRE	Simplificação Algébrica: Forma de Soma de Produtos; Fórmula de interpolação (obtenção da expressão a partir da Tabela); Projeto de circuitos combinacionais.
15	07/mar	QUI	PRE 1ª aval. N1	Entrega do ex aval (Principais conteúdos explorados: relações: tabela /circuito /expressões /diagrama de tempo; Uniformização NAND/NOR; Simplificação algébrica. Formula de interpolação (obtenção da expressão a partir da Tabela), Projeto de circuitos combinacionais .) Aula 9 e10 Funções XOR e XNOR e aplicações; Bit de Paridade; Circuitos de geração e teste de paridade; Habilitar (ENABLE) / Desabilitar ; Circuitos True / complement; e Sistemas de Numeração e Códigos; Sistemas Posicionais Binário, Decimal e Hexadecimal; Conversões entre sistemas;
16	11/mar	SEG	PRE	Funções XOR e XNOR e aplicações; Bit de Paridade; Circuitos de geração e teste de paridade; Habilitar (ENABLE) / Desabilitar ; Circuitos True / complement; e

				Sistemas de Numeração e Códigos; Sistemas Posicionais Binário, Decimal e Hexadecimal; Conversões entre sistemas;
17	13/mar	QUA	LAB	Montagem / teste Circuitos XOR / Circuitos tree state, 1a avaliação aulas lab 02 a 05
18	14/mar	QUI	PRE	Mapeamento de Karnaugh: Mapas de até 3 variáveis e Funções XOR / XNOR. EXERCÍCIO EM SALA e CORREÇÃO 1a Avaliação N1;
19	18/mar	SEG	PRE	Correção da 1N1; Mapeamento de Karnaugh: Mapas de 4 variáveis.
20	20/mar	QUA	LAB	Desenvolvimento projeto final etapa1 (Decodificador e Display) entrega AED lab(extra)
21	21/mar	QUI	PRE	Técnicas de Projeto de Circuitos Lógicos / código BCD: Projeto de circuitos diretamente simplificados nos mapas de Karnaugh/Decimal Codificado em Binário; Condições Opcionais; Representações Básicas; Códigos Alfanuméricos. ENTREGA 2a avaliação
22	25/mar	SEG	PRE	2ª Avaliação N1 - Principais conteúdos: Projeto de circuitos diretamente simplificados nos mapas de Karnaugh/Decimal Codificado em Binário; Condições Opcionais.
23	27/mar	QUA	LAB	Montagem/teste Circuitos XOR e XNOR; Gerador e check de paridade e circuitos T / C
24	28/mar	QUI	PRE	Operações Aritméticas e Circuitos Aritméticos; Adição Binária; Números Sinalizados; Sistema de complemento a dois; Aritmética Hexadecimal; Meio somador; Somador Completo; Somador Binário Paralelo.
25	01/abr	SEG	PRE	Operações Aritméticas e Circuitos Aritméticos; Adição Binária; Números Sinalizados; Sistema de complemento a dois; Aritmética Hexadecimal; Meio somador; Somador Completo; Somador Binário Paralelo.
26	03/abr	QUA	LAB	Montagem/teste Somadores Binários e desenvolvimento projeto final etapa 2 (somador e subtrator) e avaliação projeto final etapa 1
27	04/abr	QUI	PRE	Circuitos Aritméticos: Circuito integrado somador paralelo; Somador/Subtrator BCD com Circuitos decodificadores para entradas binárias ou BCD e saída em mostrador (Display) correção para a soma e subtração; Sinalização de número negativo.
28	08/abr	SEG	PRE	Circuitos Aritméticos: Circuito integrado somador paralelo; Somador/Subtrator BCD com Circuitos decodificadores para entradas binárias ou BCD e saída em mostrador (Display) correção para a soma e subtração; Sinalização de número negativo.

29	10/abr	QUA	LAB	Avaliação da etapa 2 do projeto final e Desenvolvimento do projeto final etapa 3 (Correção BCD e sinal)
30	11/abr	QUI	PRE	Circuitos Multiplexadores; Decodificadores de Endereço; Expansão;
31	15/abr	SEG	PRE	Circuitos Multiplexadores e Demultiplexadores; Circuitos Integrados; Expansão; - Aplicações: roteamento, conversão serie / paralelo, sequenciamento de operações e sintetização de funções booleanas
32	17/abr	QUA	LAB	Avaliação da etapa 2 do projeto final e Desenvolvimento do projeto final etapa 3 (Correção BCD e sinal)
33	22/abr	SEG	PRE	Exercícios de revisão: Circuitos Aritméticos: Somador/Subtrator BCD; SOLUÇÃO EXER AULA 19 e 21.
34	24/abr	QUA	LAB	Circuitos Multiplexadores e Demultiplexadores Digitais e projeto final etapa 4 (Seletor)
35	25/abr	QUI	PRE 1 N2	CONTEUDOS A EXPLORAR Circuitos Aritméticos: Somador / Subtrator BCD; mux. E demux
36	29/abr	SEG	PRE	CORREÇÃO 1a aval N2/ e Tipos de Flip-flops (SR,D, JK e T) e suas aplicações: Flip-Flop SET e RESET – LATH
37	02/mai	QUI	PRE	RECEBIMENTO de exercícios corr 1a aval n2 e AULA 08 a 18 / Flip - Flops Mestre Escravo-Entradas assíncronas: Flip - Flops SR acionados por nível; Flip - Flops TIPO D
38	06/mai	SEG	PRE	Contadores Assíncronos: FF - JK ME; Contadores Módulo N; Contadores assíncronos crescentes e decrescentes; Divisores de Frequência
39	08/mai	QUA	LAB	Teste FF- D da etapa 8 (Registrador A e B) E Dispositivos Básicos de Memória e projeto final etapa 5 (chaves sem rebatimento- pulso 1 e 2)
40	09/mai	QUI	PRE	Avaliação Interdisciplinar
41	13/mai	SEG	PRE	Contadores de Módulo N, e Projeto de contadores de faixa Contadores Síncronos: Diagrama de estados FF- JK ME; Contadores Síncronos para sequência qualquer; Carga paralela; Circuitos Integrados. E apresentar 2a AED preleção
42	15/mai	QUA	LAB	Montagem/teste Contador assincrono 0 a 3 e 0 a15 Aula 12 a e 12 b etapa 6 (contador BCD)
43	16/mai	QUI	PRE	Contadores Síncronos: Diagrama de estados FF- JK ME; Contadores Síncronos para sequência qualquer; Carga

				paralela; Circuitos Integrados. E apresentar 2a AED preleção
44	20/mai	SEG	PRE	Contadores Síncronos: Diagrama de estados FF- JK ME; Contadores Síncronos para sequência qualquer; Carga paralela; Circuitos Integrados. E apresentar 2a AED preleção
45	22/mai	QUA	LAB	contador assíncrono 0 a 3 Aula 12 a e 12 b etapa 6 (contador BCD) ci 74193 contador de faixa e contador do projeto final
46	23/mai	QUI	PRE	Registradores/Geradores de sinais de controle; Registradores de Deslocamento; Contador circular (anel) e contador Johnson (anel invertido); Operações entre registradores: transferência paralela e transferência serial.
47	27/mai	SEG	PRE	Revisão solução exercícios aula 19, 21 e 22. Revisão exercícios com Projetos de Contadores Síncronos aula 26 a 28.
48	29/mai	QUA	LAB	Contadores síncronos e projeto final etapa 7 (Gerador de sinais de controle) avaliação projeto final etapa 7, APRESENTAÇÃO ACUMULADOR registrador estatico
49	30/mai	QUI	PRE	2ª Avaliação N2 - Principais conteúdos: Flip-Flops SR; Contadores síncronos e assíncronos e Registradores.
50	03/jun	SEG	PRE	Correção 2ª Avaliação N2, Definições de Memória; Descrição Geral de uma Memória; Conexão entre Memória e Processador; Barramento; Memória ROM; Memória RAM.
51	05/jun	QUA	LAB	Desenvolvimento da etapa 8 (Registrador A e B) interligar os Cis 7475,7476 e 74153 entrega Trabalho E AED DO LAB (ULA / acumulador)
52	06/jun	QUI	PRE	Conceitos Arranjos Lógicos Programáveis: PAL, PLA, e outros dispositivos: CPLD, FPGA.
53	10/jun	SEG	PRE	3a prova N2 opcional - Principais conteúdos a explorar: Contadores síncronos e assíncronos e Registradores; Circuitos de Memória e PLDs, Comunicação, discussão e entrega dos resultados.
54	12/jun	QUA	LAB	Desenvolvimento da etapa 8 (Registrador A e B) interligar os Cis 7475,7476 e 74153 entrega Trabalho E AED DO LAB (ULA / acumulador)
55	13/jun	QUI	PRE	Apresentação AED
56	17/jun	SEG	PRE	Entrega dos Resultados
57	19/jun	QUA	LAB	Entrega dos Resultados
58	24/jun	SEG	PRE	
59	26/jun	QUA	LAB	

10. MATERIAL DE APOIO

- Slides para apresentação de notas de aulas práticas e teóricas;
- Apostilas de aulas de preleção e aulas de laboratório.

(Material disponibilizado no site: www.pucgoias.edu.br – Alunos – Sites Docentes - DEPARTAMENTO DE COMPUTAÇÃO - MÁRIO OLIVEIRA ORSI – Disciplinas – (CMP 1090) Sistemas Digitais - senha 19)

- Software de simulação para uso no Laboratório, na Preleção e na AED
 - Multimedia Logic
 - CEDAR Logic Simulator
 - Logisim: <https://logisim.br.uptodown.com/windows>
 - Outros